UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50054

7 シリーズ - OSERDESE2 - TBYTE_CTL および TBYTE_SRC 属性の設定と OBUF がトライステートになる場合の影響について

説明

OSERDESE2 インスタンシエーション テンプレートには、次の属性が使用できます。

TBYTE_CTL => "FALSE", -- Enable tristate byte operation (FALSE, TRUE)
TBYTE_SRC => "FALSE", -- Tristate byte source (FALSE, TRUE)

これらはどのように設定するべきですか。 また、間違って設定されている場合はどうなりますか。

ソリューション

これらの属性は、OSERDESE2 を手動でインスタンシエートする場合はすべて FLASE に設定する必要があります。 これらの属性は、MIG で使用されるので、ユーザーは変更しないでください。

注記 : 合成ツールの中にはこれらの属性を間違って TRUE に設定してしまうものもあります。FPGA Editor の OLOGIC ブロックでこれらが TRUE と表示されているのに、MIG デザインまたはそれらのデザインが FALSE になるようになっていると、IOB が間違ってトライステートになります。
AR# 50054
日付 02/27/2013
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
このページをブックマークに追加