UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50064

7 シリーズ FPGA GTH トランシーバーの RXOUTCLK ポート (初期エンジニアリング サンプル シリコン)

説明

このアンサーでは、7 シリーズ FPGA GTH トランシーバーの初期 ES シリコンでライン レートが 8.5Gb/s を超える場合の RXOUTCLK ポートの問題、および異なる使用ケースへの影響を説明します。

ソリューション


RXOUTCLKPCS または RXOUTCLKPMA パスを使用するように RXOUTCLK ポートがコンフィギュレーションされているとき、初期 ES シリコンの GTH トランシーバーのライン レートが 8.5Gb/s より高いと、ライン レートの 最大 2 UI までの位相ジャンプが見られる可能性があります。特定使用モードへの影響については次のセクションを参照してください。


バッファー使用モード :

バッファー使用モードの場合、RX エラスティック バッファーは RXOUTCLK の 2 UI 分のジャンプを吸収することができます。しかし、FPGA デバイスでのデザインの場合、データ破損が起きないように、この 2 UI の位相ジャンプを考慮に入れておく必要があります。このため、RXOUTCLK クロック周期に 2 UI ジッターの INPUT_JITTER タイミング制約を指定します。データ レートが 8.5Gb/s を超える場合は、周期の 10% にあたります。

バッファー バイパス モード :

バッファー バイパス モードでは、GTH トランシーバーのラインレートが 8.5 Gb/s よりも大きい場合のこの位相ジャンプの問題のため RXOUTCLK ポートを使用することはできません。 このため、RX バッファ バイパスが使用できません。
AR# 50064
日付 11/28/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-7
  • Virtex-7 HT
このページをブックマークに追加