AR# 50086

MIG 7 Series v1.5 DDR3 - CK/CK# および DQS/DQS# のトレース一致要件のアップデート

説明


MIG v1.5 リリースより、『7 シリーズ FPGA メモリ インターフェイス ユーザー ガイド』 (UG586) に次のトレース ガイドラインが含まれるようになりました。
  • CK/CK# の電気遅延は、少なくとも 150ps またはすべての DQS/DQS# 信号よりも大きい必要があります。

以前のトレース ガイドラインでは、CK/CK# を DQS/DQS# より長くする必要があることは記述されていましたが、具体的な時間は記述されていませんでした。

このアンサーでは、要件が 150ps の場合の、このガイドラインの変更の詳細とガイドラインの理由について説明します。

ソリューション


CK/CK# および DQS/DQS# 間の追加遅延により、キャリブレーション マージンが増えますが、記述されている 150ps 以上の電気遅延は、要件というより推奨される値です。CK/CK# 電気遅延が DQS/DQS# 要件よりも長くなるという条件を満たす既存ボードは、変更する必要はありません。新規ボードの場合は、CK/CK# および DQS/DQS# 間に 150ps の差異を含めることをお勧めします。

MIG v1.6 の UG586 からは、このガイドラインは次のように記述されます。

「The CK/CK# signals must arrive at each memory device after the DQS/DQS# signals. The recommended value for additional propagation delay on CK/CK# relative to DQS/DQS# at each memory device is 150 ps or greater, but any value larger than 0 ps and less than 1600 ps is acceptable for all data rates. For DIMM modules, the total CK/CK# and DQS/DQS# propagation delays from the FPGA to the memory components on the DIMM must be accounted for when designing to this requirement.」 (CK/CK# 信号は各メモリ デバイスに DQS/DQS# よりも後に到着する必要があります。各メモリ デバイスでの DQS/DQS# に対する CK/CK# の追加伝搬は 150ps 以上が推奨されますが、すべてのデータ レートで 0ps より大きく 1600ps 未満の値が使用できます。DIMM モジュールでは、この要件を作成するときに、DIMM 上の FPGA からメモリ コンポーネントまでの CK/CK# および DQS/DQS# の合計伝搬遅延を考慮する必要があります。

CK/CK# の電気遅延は通常 DQS/DQS# よりも長くし、CK が DQS の後に SDRAM に到着するようにする必要があります。これは、キャリブレーションの書き込みレベリング段階の必須要件です。CK/CK# の電気遅延が DQS/DQS# 未満の場合は、書き込みキャリブレーション中にキャリブレーション エラーが発生する可能性があります。 予測される書き込みキャリブレーション パターンは、「FF00AA5555AA9966」です。 CK が間違って DQS よりも小さくなっている場合、リードバック データのパターンは「XXXXFF00AA5555AA」になります。これは 1 サイクル遅いパターンで、書き込みキャリブレーションでは修正できないため、パターンが何も検出されず、キャリブレーション エラーになります。

改訂履歴
2012/08/01 - UG586 に記載されているガイドラインをアップデート
2012/05/25 - 初版
AR# 50086
日付 11/28/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP