「The CK/CK# signals must arrive at each memory device after the DQS/DQS# signals. The recommended value for additional propagation delay on CK/CK# relative to DQS/DQS# at each memory device is 150 ps or greater, but any value larger than 0 ps and less than 1600 ps is acceptable for all data rates. For DIMM modules, the total CK/CK# and DQS/DQS# propagation delays from the FPGA to the memory components on the DIMM must be accounted for when designing to this requirement.」 (CK/CK# 信号は各メモリ デバイスに DQS/DQS# よりも後に到着する必要があります。各メモリ デバイスでの DQS/DQS# に対する CK/CK# の追加伝搬は 150ps 以上が推奨されますが、すべてのデータ レートで 0ps より大きく 1600ps 未満の値が使用できます。DIMM モジュールでは、この要件を作成するときに、DIMM 上の FPGA からメモリ コンポーネントまでの CK/CK# および DQS/DQS# の合計伝搬遅延を考慮する必要があります。