UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50110

Virtex-7 FPGA VC707 - USER_CLOCK 差動ペアのマスター UCF (Rev 1.0) I/O 規格

説明

Virtex-7 FPGA VC707 のマスター UCF ファイルには、すべての FPGA ピンの IOSTANDARD が含まれています。

このマスター UCF では、ボード (AK34 および AL34) 上の Si570 オシレーターに接続されているピンが LVCMOS18 として定義されています。

しかし、Si570 オシレーターからの出力は 3.3V の差動 LVDS 信号になっています。

AK34 および AL34 は、なぜ VC707 マスター UCF (Rev 1.0) でそのように定義されていないのでしょうか。

ソリューション

マスター UCF は、ジェネリック IOSTANDARD で最初生成されます。

その後、特定ピンに関連付けられた正しい IOSTANDARD でアップデートされます。

マスター UCF ファイルはどのビットストリームにも関連付けられていませんが、どの IOSTANDARD がどのピンに制約されるかをチェックするための参照として使用されます。

VC707 ボードをターゲットにしたデザインのテンプレートの役割を果たします。

AK34 は USER_CLOCK_P、AL34 は USER_CLOCK_N です。

この 2 つは VC707 上の Si570 オシレーターから差動クロック信号を受信するので、LVDS ピンとして制約しておく必要があります。

『VC707 Evaluation Board for the Virtex-7 FPGA User Guid』 UG885 (v1.0) の付録 D にあるように、VC707 マスター UCF ファイル (Rev 1.0) では、AK34 および AL34 は LVCMOS18 ピンとしてリストされています。

これはマスター UCF ファイルでのエラーで、これらのピンのデフォルトは LVDS である必要があります。

これは VC707 マスター UCF (Rev 2.0) および UG885 (v1.1) で修正されています。

VC707 用の Si570 プログラミング デザイン ファイルを使用すると、UCF ファイルで AK34 および AL34 を LVDS として正しく設定できます。

FPGA に差動クロック信号を供給するために Si570 が使用されるデザインの場合は、ユーザーの UCF で、AK34 および AL34 の IOSTANDARD が LVDS に正しく設定されていることを確認する必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
50110 Virtex-7 FPGA VC707 - USER_CLOCK 差動ペアのマスター UCF (Rev 1.0) I/O 規格 N/A N/A
AR# 50110
日付 10/01/2014
ステータス アクティブ
種類 一般
デバイス
  • Virtex-7
Boards & Kits
  • Virtex-7 FPGA VC707 Evaluation Kit
このページをブックマークに追加