2. サポート
  3. AR# 50166: LogiCORE IP Serial RapidIO Gen2 - Debugging and Packet Analysis Guide

AR# 50166

LogiCORE IP Serial RapidIO Gen2 - デバッグおよびパケット解析のガイド

説明

このアンサーでは、使いやすくするため、LogiCORE IP Serial RapidIO Gen2 コアのデバッグおよびパケット解析ガイドを PDF 形式で提供しています。アンサーはウェブ ベースであり、情報は随時更新されます。この PDF の最新版を入手するには、このアンサーを参照してください。

ソリューション


このアンサーの最後にある PDF 形式の『LogiCORE IP Serial RapidIO Gen2 - Debugging and Packet Analysis Guide』をダウンロードしてください。

この資料では、LogiCORE IPSerial RapidIO Gen2 コアに関連した問題をデバッグするためのテクニックが説明されています。SRIO の問題をデバッグするときは、デザインの各インターフェイスを介したパケット フローについてよく理解しておく必要があります。これらのインターフェイスで見られるパケットのタイプを判別し、パケットの内容をチェックすることでパケットを正しくできる必要があります。この資料には、コアの各インターフェイスで SRIO パケット (制御シンボルおよびデータ文字) をトラックする方法が詳細に説明されています。

コアの詳細を知ることでデザインをデバッグしやすくすることがこの資料の主な目的です。CORE Generator ツールでコアを生成するときに配布されるサンプル デザインのシミュレーションに基づいて、パケットおよび信号解析が説明されています。しかし、ChipScope ツールを使用してハードウェアでデバッグするときにも同じコンセプトが適用されます。




Xilinx_Answer_50166_SRIO_Debugging_Packet_Analysis_Guide_ver1.pdf

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
Xilinx_Answer_50166_SRIO_Debugging_Packet_Analysis_Guide_ver1.pdf 2 MB PDF
AR# 50166
日付 03/02/2013
ステータス アクティブ
種類 一般
IP