UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50188

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 (ISE 14.1 / Vivado 2012.1) - コアが無効ステートから遷移しない

説明

問題の発生したバージョン : v1.1
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 47441) を参照

高位レイヤーからの指示でコアが無効ステートになると、このステートから抜け出ることがありません。無効ステートの主な目的は、構成されたリンクを指示があるまで無効にできること、あるいは無効ステートになった後に電気的アイドルから脱する (放熱やインサーターなどによる) ことにあります (参照 : PCI Express Base Specification Rev 3.0)。

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。

注記 : 「問題のあったバージョン」は問題が最初に発生したバージョンを指します。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは行われていません。

改訂履歴
2012/05/31 - 初版

AR# 50188
日付 08/28/2013
ステータス アクティブ
種類 既知の問題
ツール
  • Vivado Design Suite - 2012.1
  • ISE Design Suite - 14.1
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加