UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50189

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 (ISE 14.1 / Vivado 2012.1) - TX プリセット設定のデフォルト値が使用されない

説明

問題の発生したバージョン : v1.1
修正バージョンおよび既知の問題 : (ザイリンクス アンサー 47441) を参照

現バージョンのコアでは、TX プリセット設定のデフォルト値が使用されません。値を手動で設定する必要があります。Manual Equalization Control を手動で無効にするには、pcie_3_0_7vx.v ファイルで pipe_rxeq_user_en を 8'h00 に設定します。

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを指します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/05/31 - 初版

AR# 50189
日付 08/27/2013
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite - 2012.1
  • ISE Design Suite - 14.1
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加