このアンサーは SelectIO ソリューション センター (Xilinx Answer 47284) のデザイン アシスタント (Xilinx Answer 50926) のパフォーマンス セクションの一部です。
I/O パフォーマンスの詳細については、メインのパフォーマンスについてのアンサーを参照してください。(Xilinx Answer 47284)
このアンサーでは次の点について触れます。
シングルエンド I/O 規格がザイリンクスではどのように定義されているか。
シングルエンド I/O 規格の主なパフォーマンス規格について。
シングルエンド I/O 規格:
シングルエンドのシグナリングは、デバイス間の電気的信号を転送するための最も単純で一般的な方法です。信号はトレースまたはワイヤ上の変動電圧により表されています。入力値を決めるため、通常は別の信号を参照します。
LVCMOS や LVTTL などの古い規格の場合、基準電圧は通常グランドです。
SSTL や HSTL のシングルエンド メモリ規格は、スイッチが高速になるように、0V と電源レールの間の VREF を参照します。
シングルエンド I/O はインプリメンテーションのコストが低く、信号たりの PCB トレース/ワイヤ数が少ないのですが、デバイス間のグランドまたは VREF 上にノイズが発生し、ボード上のほかの信号からも影響を受けやすくなっています。
ザイリンクスのシングルエンド I/O の主なパフォーマンス特性については、デバイスのデータシートを参照してください。
入力の場合、どの電圧レベルで入力が Low から High へスイッチするのか、そしてその逆はどうなのか、という 2 点が重要です。これらの仕様は VIL および VIH といいます。
ザイリンクス デバイスでは、各 I/O 規格の最小値と最大値は指定されています。信号が VIL 範囲内に達すると、デバイスは入力でロジック 0 と認識し、信号が VIH 最小値から VIH 最大値までの範囲にある場合は、レシーバーは入力でロジック 1 と認識します。
次の図にはこれらの入力レベルの例が示されています。
HSTL/SSTL 規格はシングルエンドですが、基準電圧あたりをベースにしています。これらのタイプの規格では通常、VIL/VIH レベルが VREF を基準に指定されます。
ラインを駆動しているドライバーが強い場合 (高い電流での駆動能力がある)、レシーバーにオーバーシュートが発生する可能性があります。
デバイスのデータシートにある絶対最大定格により、通常、このオーバーシュートのレベルと継続時間が決まります。
出力の場合、ザイリンクスのシングルエンド I/O には VOH および VOL の値も指定されます。
出力電流駆動の値 (IOL および IOH) は、VOL および VOH のテスト ポイントでの推奨動作条件で確約されています。
これは、I/O が駆動しつつ、規定の出力ロジック レベルを提供できるロードを示しています。
駆動電流 (mA) については、(Xilinx Answer 38820) を参照してください。
これらの仕様により、ダウンストリーム デバイスに駆動している信号、または受信している信号が、正しく受信されていることをチェックできます。
一般的に、シングルエンドの出力は低いスピードでレール間をフルにスイングし、周波数が高くなると、その振幅は低減します。特定のボード/インターフェイスに保証された最小/最大電圧が必要な場合、特定のトポグラフィおよび周波数で IBIS または HSPICE シミュレーションを実行する必要があります。レシーバーで VIL/VIH を満たすのに問題があるかどうかを特定するには、PVT コーナーに対してこのシミュレーションを実行するしかありません。
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
47284 | SelectIO デザインアシスタント: パフォーマンス | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
13781 | Virtex-II、XCITE/DCI - LVDCI I/O のスルーレートおよび駆動能力について | N/A | N/A |
39681 | Spartan-6 FPGA - 入力信号の遷移時間/Tin について | N/A | N/A |
AR# 50194 | |
---|---|
日付 | 06/02/2017 |
ステータス | アクティブ |
種類 | ソリューション センター |
デバイス |