AR# 50234

Virtex-6 Integrated PCIe Block Wrapper - デバッグおよびパケット解析ガイド

説明

このアンサーでは、使いやすくするため、Virtex-6 FPGA Integrated PCIe Block Wrapper のデバッグおよびパケット解析ガイドを PDF 形式で提供しています。アンサーはウェブ ベースであり、情報は随時更新されます。この PDF の最新版を入手するには、このアンサーを参照してください。

ソリューション


このアンサーの最後に添付されている『Virtex-6 Integrated PCIe Block Wrapper - Debugging and Packet Analysis Guide』 をダウンロードしてください。ファイル名は「Xilinx_Answer_50234_V6_PCIe_Debugging_Packet_Signal_Analysis.pdf」です。

この資料は、ChipScope Analyzer を使用して Virtex-6 FPGA で Integrated PCIe Block Wrapper 関連の問題をデバッグするテクニックを説明しています。PCIe 問題をデバッグする際、デザインのさまざまなインターフェイスを介したパケット フローをよく理解しておくことが必要です。パケット ヘッダーを解析して、これらのインターフェイスにどのタイプのパケットがあるのかを判別する必要があります。コアの異なるインターフェイスを介してパケットをトラックするにあたっての詳細がこの資料に記載されています。ChipScope Analyzer でトリガーする信号の選択方法や、異なるインターフェイスでパケットを取り込むためのトリガー設定方法などが説明されています。

コアの詳細を知ることでデザインをデバッグしやすくすることがこの資料の主な目的です。リンク トレーニングおよび PCIe パケット トラフィックの両方に関する問題をデバッグしやすくするためのものです。パケットおよび信号の解析方法を図説する ChipScope Analyzer のスクリーンショットも含まれています。




Xilinx_Answer_50234_V6_PCIe_Debugging_Packet_Signal_Analysis.pdf

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
Xilinx_Answer_50234_V6_PCIe_Debugging_Packet_Signal_Analysis.pdf 1 MB PDF
AR# 50234
日付 03/02/2013
ステータス アクティブ
種類 一般
IP