UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50331

Netgen - タイミング制約が提供されない場合 SDF に最大遅延値が提示される

説明

PCF なしで、またはタイミング制約を含まない PCF で netgen が実行されると、SDF ファイルには最大遅延値しか含まれません。
 
次に、タイミング制約がある SDF とタイミング制約がない SDF の比較を例示します。
 
タイミング制約がある場合

(CELL (CELLTYPE "X_FF")
(INSTANCE count_3)
(DELAY
(ABSOLUTE
(PORT CLK (106:115:115)(106:115:115))
(PORT I (22:24:24)(22:24:24))
(PORT RST (680:693:733)(680:693:733))
(IOPATH CLK O (239:260:260)(239:260:260))
(IOPATH RST O (527:573:573)(527:573:573))

 
タイミング制約がない例

(CELL (CELLTYPE "X_FF")
(INSTANCE count_3)
(DELAY
(ABSOLUTE
(PORT CLK ( 115 )( 115 ))
(PORT I ( 24 )( 24 ))
(PORT RST ( 733 )( 733 ))
(IOPATH CLK O ( 260 )( 260 ))
(IOPATH RST O ( 573 )( 57 )

 

ソリューション

これは、すべてのデバイスで確認される予期動作です。

UCF ファイルが提供されない/空の状態である場合、PCF ファイルは空になります。


この場合、生成される SDF ファイルはタイミングを認識する必要がなく、ユーザーは、ファイルに唯一示される MAX 値 (ワースト ケース) を用いてタイミング シミュレーションが実行されている一方でデフォルト解析しか実行できません。

これらは、シミュレーション実行中にツールで使用される遅延のワースト値です。

AR# 50331
日付 01/21/2015
ステータス アクティブ
種類 一般
デバイス
  • CPLD Device Families
  • FPGA Device Families
ツール
  • ISE
  • ISE Design Suite
このページをブックマークに追加