UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50332

13.3 タイミング - GTP と MCB CE 入力の間のクロック パスが PERIOD 制約の元で間違って解析される

説明


タイミング レポートで、GTP クロック出力から MCB CE 入力までのクロック パスが PERIOD 制約の元で解析され、セットアップ エラーが発生しています。これはクロック パスで、このパスには要件はありません。この問題の解決方法を教えてください。


ソリューション


このパスは解析されるべきではありません。この問題は ISE Design Suite 13.4 で修正されています。13.4 よりも古いバージョンの ISE でこれを避けるには、次のように UCF で TIG 制約を追加します。

# The following constraints is taking the above path as an example. User needs to do necessary changes to apply to his own design.

inst serdes_if/tile0_serdes_if_i/gtpa1_dual_i TNM = GTP_grp;
inst top_rtl/ddr_if/memc3_wrapper_inst/mcb_ui_top_inst/mcb_raw_wrapper_inst/samc_0 TNM = MCB_grp;
net top_rtl/ddr_if/c3_pll_ce_90 TPTHRU = thru_point;
TIMESPEC TS_GTP2MCB_TIG = FROM GTP_grp THRU thru_point TO MCB_grp TIG;
AR# 50332
日付 10/11/2012
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • More
  • ISE Design Suite - 13.3
  • ??????
  • Less
このページをブックマークに追加