AR# 50338: 14.2 Core Generator - IP cores generation gives: WARNING:sim - Component <core aname> does not have a valid model name for VHDL/Verilog synthesis
AR# 50338
14.2 CORE Generator - IP 生成中に「WARNING:sim - Component <core aname> does not have a valid model name for VHDL/Verilog synthesis」という警告メッセージが表示される
説明
CORE Generator で IP を生成中、選択されている HDL 言語によって異なりますが、次のような警告メッセージが表示されます。
WARNING:sim - Component fifo_generator_v9_1 does not have a valid model name for VHDL synthesis
または
WARNING:sim - Component fifo_generator_v9_1 does not have a valid model name for Verilog synthesis