UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50379

7 シリーズ FPGA - DRP を介した MMCM/PLL のダイナミック リコンフィギュレーションのアドレスおよび値について

説明

7 シリーズ FPGA MMCM および PLL の DRP 機能は、アプリケーション ノートおよびリファレンス デザインでサポートされています。

ソリューション

XAPP888 MMCM および PLL ダイナミック リコンフィギュレーション (https://japan.xilinx.com/support/documentation/application_notes/xapp888_7Series_DynamicRecon.pdf) では、DRP 機能が詳細に記載されています。

アプリケーションと共にリファレンス デザインが提供されています。このデザインでは、ステート マシンを使用して DRP を駆動し、レジスタが正しいシーケンスで制御されるようにしています。

XAPP888 ではレジスタ マップが _drp_func.h に組み込まれていますが、このアプリケーション ノートでのインプリメンテーション外では提供されません。

AR# 50379
日付 06/13/2017
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
このページをブックマークに追加