UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50397

LogiCORE IP XAUI v10.3、7 シリーズ GT トランシーバー - リンク パートナーのリセット後またはケーブル再接続後にコアがアライメントされない

説明

GTX または GHT の 7 シリーズ トランシーバーをターゲットにしている場合に、リンク パートナーがリセットされた後、またはケーブル再接続後に、XAUI コアがリンク アップしなくなることがあります。

この場合、4 つのすべてのレーンが同期化されますが、align_status は Low のままです。

チャネル ボンディングにエラーがある場合でもリセットが出力されるよう、チャネル ボンディング モニター ブロック入力にアップデートが必要です。

ソリューション

7 シリーズ ブロック ファイルで、次を変更します。

Verilog

変更前 :

.CHANBOND_DONE (chanbond_done),

変更後 :

.CHANBOND_DONE (align_status_i),

VHDL

変更前 :

CHANBOND_DONE => chanbond_done,

変更後 :

CHANBOND_DONE => align_status_i,

AR# 50397
日付 11/06/2014
ステータス アクティブ
種類 一般
IP
  • XAUI
このページをブックマークに追加