AR# 50446

LogiCORE IP 1000BASE-X PCS/PMA または SGMII v11.3、Artix-7 - TXOUTCLK BUFG がない

説明

この問題は、Artix FPGA 200t シリコンをターゲットにしているとき、1000BASE-X PCS/PMA または SGMII コアの v11.3 で発生します。Artix FPGA 100t シリコンをターゲットにしている場合はこれは発生しません。

サンプル デザインをインプリメントしているとき、次のようなエラー メッセージが表示されます。

The ucf constraint txoutclk is not found.


このエラーを回避すると、その後に次のようなエラー メッセージが表示されます。

ERROR:PhysDesignRules:2369 - Issue with pin connections and/or configuration on block:<mmcm_adv_inst>:<MMCME2_ADV_MMCME2_ADV>. The MMCME2_ADV with CLKINSEL tied High requires the CLKIN1 pin to be active.
ERROR:Pack:1642 - Errors in physical DRC.


MMCM_ADV のインスタンシエーションには CLKIN1 ポートがありません。

ソリューション

コアのコンフィギュレーションにかかわらず Artix FPGA 200T シリコンをターゲットにしている場合、サンプル デザインの最上位には、TXOUTCLK BUFG およびその MMCM への接続すべてが抜けているようです。

この問題を修正するには、example_design\gig_eth_pcs_pma_v11_3_example_design.v ファイルに次のコードを追加します。

1. ワイヤ宣言で次のものを追加します。

wire txoutclk_bufg; // txoutclk from GT transceiver routed onto global routing.


2. モジュールの本文に、BUFG を追加します。

// Route txoutclk input through a BUFG
BUFG bufg_txoutclk (
.I (txoutclk),
.O (txoutclk_bufg)
);


3. MMCM インスタンシエーションで、//input clock control セクションに次のものを追加します。

.CLKIN1 (txoutclk_bufg),

改訂履歴
2012/6/14 - 初版

AR# 50446
日付 10/24/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP