キャリブレーション アルゴリズムおよびハード ブロック設定は、MIG 7 Series v1.6 ですべてのインターフェイスに対して変更されています。以前のキャリブレーション アルゴリズムおよびハード ブロック設定ではキャリブレーション エラーが発生し、読み出しデータが破損する可能性があるので、MIG 7 Series v1.6 にアップグレードする必要があります。
注記 : MIG 7 Series v1.6 はプロダクション ステータスの IP ではありません。v1.7 以降のバージョンにアップグレードする必要があります。IP をアップグレードし、(ザイリンクス アンサー 53420) を参照してください。
このデザイン アドバイザリ アンサーでは、MIG 7 Series v1.6 でのキャリブレーション アルゴリズムの変更点について説明します。
Phaser_OUT 循環バッファーの設定をアップデート (全インターフェイス) :
説明 : FPGA プロセスの変動にかかわらず Phaser_OUT 出力の位相が正しくアライメントされるようにするため、Phaser_OUT 循環バッファーの初期値が変更されました。
発生する可能性のあるエラー : Phaser_OUT 循環バッファーの設定をアップデートしないと、Phaser_OUT 出力の位相が正しくアライメントされないために、ライト レベリングまたは書き込みキャリブレーション エラーが発生することがあります。たとえば、ddr_cas_n および ddr_addr[0] のアライメントが 1 クロック サイクルずれます。
修正 : Phaser_OUT 循環バッファーの初期値をアップデート
Phaser_IN および DQS IOB コンフィギュレーションをアップデート (DDR3 および DDR2 のみ) :
説明 : すべてのコンポーネント (FPGA および DRAM) で DQS プリアンブルが正しく検証されるようにするため、Phaser_IN ブロックのコンフィギュレーションが変更されました。
発生する可能性のあるエラー : Phaser_IN ブロックのコンフィギュレーションを変更しない場合、一部のデバイスで動作の開始直後に高データ レートで読み出しデータが破損する可能性があります。
修正 : UCF および RTL Phaser_IN および I/O コンフィギュレーションをアップデート
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 33566 | Virtex-6、Spartan-6、7 シリーズ デバイス、UltraScale ベース デバイス用プログラマブル ロジック ベース外部メモリインターフェイス ソリューションのデザイン アドバイザリのマスター アンサー | N/A | N/A |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 50906 | Kintex-7 325T、410T、420T および Virtex-7 485XT、690XT、1140XT プロダクション デバイスのデザイン アドバイザリ - GES とプロダクション デバイス間のビットストリームの互換性 | N/A | N/A |
| 33566 | Virtex-6、Spartan-6、7 シリーズ デバイス、UltraScale ベース デバイス用プログラマブル ロジック ベース外部メモリインターフェイス ソリューションのデザイン アドバイザリのマスター アンサー | N/A | N/A |