UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50499

14.2 EDK - BOOT.bin を使用して SD または QSPI からブートすると PS_SRST_B がトグルしても PL がコンフィギュレーションされない

説明

FSBL、ビットストリーム、U-BOOT の最初のブート後、消去されないリブート ステータス レジスタがあります。最初のブートで、ビットストリームのあるゼロ パーティション用にレジスタは 0 に設定されます。次に、U-BOOT のある最初のパーティション用にレジスタは 1 に設定されます。FSBL ハンドオフで、レジスタが消去されず 1 のままになります。PS_SRST_B がトグルすると、FSBL はゼロ パーティション (PL のコンフィギュレーション) をバイパスし、すぐに 1 のパーティションをロードします。

ソリューション


FSBL で main.c にある関数 void ClearFSBLIn(void) を次のように変更します。

void ClearFSBLIn(void) {
160;FsblOut32(REBOOT_STATUS_REG,
(FsblIn32(REBOOT_STATUS_REG) & ~FSBL_IN_MASK) &
~PARTITION_NUMBER_MASK); }

現時点では、この問題は 14.3 で修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 AP SoC - よく寄せられる質問 (FAQ) N/A N/A
AR# 50499
日付 10/24/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Zynq-7000
ツール
  • EDK - 14.1
  • EDK - 14.2
このページをブックマークに追加