UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50535

14.1 System Generator - System Generator からインポートしたデザインが ISE で TIMESPEC 制約を処理できないためにエラーが発生する

説明

System Generator で HDL ネットリストを生成し、そのデザインを Project Navigator にインポートしました。

XST でタイミング制約を処理できないという次のようなエラー メッセージが表示されます。

ERROR:Xst:1617 - Processing TIMESPEC TS_ce_200_b61e9f15_group_to_ce_200_b61e9f15_group: user TIMEGRP 'ce_200_b61e9f15_group' must be previously defined in FROM/TO constraint.
ERROR:Xst:1489 - Constraint annotation failed.

これらのエラーを回避する方法はありますか。

ソリューション

これらの制約は、HDL ネットリストを生成したときに作成されています。 

これらの制約が合成用に Project Navigator に追加された XCF ファイルに含まれていると、これらのエラーが発生します。 

この問題を回避するには、Project Navigator プロジェクトに XCF ファイルを追加せず、NGDBuild/変換の段階で UCF のみを使用して制約を適用してください。

これにより XST が完了し、XST 後のネットリストに UCF 制約が正しく適用されるようになります。

 

 

 

AR# 50535
日付 02/18/2015
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite
  • System Generator for DSP
このページをブックマークに追加