UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50537

SelectIO デザイン アシスタント - デジタル値が正しくないチップ間のインターフェイスのデバッグ (シグナル インテグリティ問題をデバッグするためのベスト プラクティス)

説明

2 つの集積回路間のインターフェイスでエラーが発生した場合、デバッグが難しくなることがあります。

このアンサーでは、ボード レベルの問題を識別するのに便利なデバッグ情報をキャプチャできるようにするための基本的なガイダンスを示します。

このアンサーでは次のトピックが扱われています。

  • シミュレーションおよびスコープ ショットから信号の質に関する問題を検証/識別する方法
  • 問題の原因として信号の質を特定するためのヒント
  • 注意すべき事項


電源およびシグナル インテグリティの解析およびデバッグについては、(Xilinx Answer 62181) を参照してください。

ソリューション

2 つの集積回路間のインターフェイスの質に関連しているように見えるボード レベル問題が発生した場合は、まず初めにオシロスコープを使用して信号の質を物理的にモニターするのが一般的です。

オシロスコープは多岐に渡るアプリケーション用に開発されているため、すべてのオシロスコープおよびプローブが高速信号の質に関する問題をデバッグするのに適しているわけではありません。

計測設定では、次の事項に注意してください。

  • スコープの帯域幅は、インターフェイス内にある最高周波数成分の 5 倍以上であることが基本となります。
    最新 FPGA では、1 ns のエッジ レートは比較的低速であるため、2.5 G/秒以上の高速なスコープを使用する必要があります (周期として「立ち上がりエッジ + 立ち下がりエッジ」を使用し、この値に 5 を掛ける)。
    注記: これは一般的なルールです。スコープ ベンダーでは、スコープが効果的になる帯域幅を単に指定していることがよくあります。
  • 長い GND リードおよび高いキャパシタンスを持つプローブは避けてください。高速インターフェイスの場合、短い GND リードを持つアクティブなプローブ (< 1 pf) は、キャプチャしようとしている信号への影響が最も低くなります。
    プローブが信号に接続されていると信号の質が向上することに気付いた場合は、プローブのキャパシタンスによって問題が信号から取り除かれている可能性があります。
    これは、1) プローブによってキャプチャが影響を受けているためにスコープ データが正確ではなく、2) 信号エッジが非単調であるためボード デザインをチェックする必要があることを意味しています。
  • できるだけレシーバーの近くにプローブしてください。
    一般的には、最適な場所はレシーバーを接続するビアで、通常これは、受信デバイスの下にある裏面 PCB の BGA グリッド内にあります。
    さまざまな理由により、これは必ずしも可能ではありませんが、ボードが許す限り、できるだけレシーバーの近くにプローブするようにします。

スコープ ショットがキャプチャされたら、次の事項に注意します。

1) 信号が安定した値に落ち着いていない。(注記: これは、立ち上がりエッジ、立ち下がりエッジ、または両方で発生することがあります (下は、立ち上がりの例のみ)。 

使用している規格に対して終端スキームが適切であることをチェックします。詳細は (Xilinx Answer 47504) を参照してください。



 

2) デジタル データは安定しているように見えるが、立ち上がりまたは立ち下がりエッジで一時的な急上昇または急下降がある。

この状況では、ダイからの容量性反射を見ている可能性があります。詳細は (Xilinx Answer 47504) を参照してください。





3) 信号が安定したロジック '1' または '0' である必要がある場合に、ボードでの I/O の切り替えに何らかの関連があるレベルの摂動が見られる。 

プローブしているトレースに対してカップリングできるかどうか、隣接する信号を確認します。また、(Xilinx Answer 31905) を参照して、同時スイッチ制限に違反していないことを確認します。Vcco レールでのデカップリングが、使用しているデバイスのユーザー ガイド推奨事項を満たすようにします。




4) スコープ ショットにおいて予期しない形状に対しては、PCB 上の場所に対してその機能を特定すると便利な場合がある。

180 ps/インチという一般的なルールを使用すると、ほとんどの摂動は時間的に遅延して発生するか、PCB 上の機能に相関する時間分続きます。

たとえば、180 ps 続く摂動がある場合は、長さが 1 インチの機能を PCB で探すようにします。


5) ラインに反射がある。ラインに共鳴がある。

信号が受信側でしきい値を超えていない。

反射および共鳴は、伝送ラインでのインピーダンス不一致が原因で通常は発生します。

IBIS シミュレーションを実行し、シミュレーションでの反射がハードウェアでも同じかどうかを確認します。また、Fast-Strong および Slow-Weak プロセス コーナーを試し、ピンおよびダイを確認します。

反射がピンで見られてもダイでは見られない場合、問題はありません。詳細は、(Xilinx Answer 47504) を参照してください。 

反射がダイで見られる場合、ラインでインピーダンス不一致が発生しています。(使用できる場合は) IBIS シミュレータの Termination Wizard を実行してみて、シミュレーションでハードウェアが正しく反映されることを確認します。

たとえば、ビア、PCB 情報 (スタックアップなど)、その他の信号をビクティム信号の周りに含めます。


一般的なデバッグ手順 / 質問:

Vcco および Gnd レールをチェックします。

インターフェイスの実行中に、persist をオンにしてレールのオシロスコープを撮影します。

テスト ピンにアクセスできる場合は、ロジックをテスト ピンで High に駆動し続けるスパイホール計測を実行し、これらのピンを調べます (オシロスコープの詳細は、アンサーの最初に説明されています)。

多数の出力が同じ方向で同時にスイッチすると、グランドまたは電源バウンスが発生することがあります。

デザインが SSN 解析に合格するようにすることは、重要な手順です。

SSN 解析の詳細は、(Xilinx Answer 31905) を参照してください。

終端をチェックします。終端の詳細は、(Xilinx Answer 47225) を参照してください。

IBIS または Spice シミュレーションを実行します。IBIS シミュレーションの詳細は、(Xilinx Answer 50644) を参照してください。


ボードが受信エラーになる場合:

ボードがハードウェアで受信エラーになる場合、多くの根本的な原因が考えられます。


トランスミッターの詳細 (FPGA がトランスミッターである場合):

システムの明確なイメージを構築するには、出力が駆動される方法の詳細を理解すると役立ちます。

OSERDES ですか、ODDR ですか。

どんなクロッキング トポロジが使用されますか。たとえば、BUFIO/BUFR の組み合わせを駆動する CCIO ですか、X によって駆動される BUFR ですか。

出力遅延は使用されますか。どんな属性が使用されますか。

入力クロックの詳細は何ですか。たとえば、ジッター特性を含む入力クロックのスコープ ショット。

タイミング レポートの詳細 (タイミング レポートを含めてください)。


レシーバーの詳細:

計測は通常レシーバーで行われるため、受信側で起こっていることについても理解すると役立ちます。

どんなレシーバーが使用されますか。ISERDES、IDDR、それ以外ですか。ISERDES が使用される場合、属性は何で、どれが使用されますか。(主には INTERFACE_TYPE)

入力遅延は使用されますか。どんな属性が使用されますか。

また、データを受信するために使用される入力クロックの詳細は何ですか。たとえば、ジッター特性を含む入力クロックのスコープ ショット。

これは、トランスミッターからの転送クロックである場合があります。

受信エラーはどのように識別されますか。BIST ですか。キャリブレーション エラーですか。受信エラーが識別される方法の詳細を提供してください。

FPGA がレシーバーの場合は、エラーを示す ChipScope ショットも含めてください。

タイミング レポートの詳細 (タイミング レポートを含めてください)。

テストケースで問題の再現を試み、デザインを解体してエラーになるインターフェイスを取り除きます。それでもエラーは発生しますか。可能であれば、テクニカル サポート サービス リクエストにテストケースを含めます。


これらの情報を収集した後、アンサーの最後にあるテクニカル サポート SelectIO サービス リクエスト チェックリストの詳細を含んだサービス リクエストを作成してください。

次のサポート ページからサービス リクエストを開きます。

https://japan.xilinx.com/support.html#serviceportal

テクニカル サポート サービス リクエストのチェックリスト:

  • どんなデバイス、スピード グレード、およびパッケージが使用されていますか。
  • どんな IOSTANDARD がどの周波数で使用されていますか。
  • 終端の詳細 (DCI またはボード上)。Vrp および Vrn は何に対して接続されており、参照抵抗の値は何ですか。また、DCI カスケードは使用されますか。
  • 問題が発生している信号のスコープ ショット
  • Vcco、GND のスコープ ショット。 IOSTANDARD で Vref を使用し、内部 Vref が使用される場合は、Vccaux のスコープ ショットも含めてください。
  • IBIS シミュレーションの出力。また、可能であれば、IBIS シミュレーションを再現するための回路図。
  • パッド レポート
  • ザイリンクス FPGA とインターフェイスするデバイスの詳細

有益になる可能性があるその他の詳細:

  • いくつのボードで問題が発生していますか。いくつある中のいくつですか。
  • 温度変動はありますか。
  • (データシート仕様内で) Vcco の値を増加させると、動作は向上しますか。
  • ボードの FPGA のデカップリングに関する詳細

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
50926 ザイリンクス SelectIO ソリューション センター - デザイン アシスタント N/A N/A

サブアンサー レコード

AR# 50537
日付 06/13/2017
ステータス アクティブ
種類 一般
デバイス
  • FPGA Device Families
このページをブックマークに追加