UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50551

NCSIM でシミュレートしているとき、MMCME2_ADV Unisim モデルが LOCKED をアサートしていない

説明

NCSIM でシミュレートしているとき、MMCME2_ADV Unisim モデルが LOCKED をアサートしていません。

ソリューション

これは MMCME2_ADV モデルでの既知の問題です。


Cadence NCSIM 11.1 で MIG 7 Series (v1.5) のサンプル デザインをシミュレートしているときに、この問題の影響が見られました。

インフラストラクチャ MMCM (mmcm_i) の 1 つから LOCK 信号が得られないために、デザインがキャリブレートされませんでした。 


この問題は 14.2 で修正されており、モデルがアップデートされています。

AR# 50551
日付 09/24/2014
ステータス アクティブ
種類 一般
デバイス
  • Virtex-7
ツール
  • ISE Design Suite - 14
IP
  • MIG 7 Series
このページをブックマークに追加