AR# 50572

説明

ソリューション

詳細手順:

1. Vivado 2014.4 または 2016.1 を開きます。
2. Vivado Tcl コンソールに次のコマンドを入力します。
   cd {<full directory of zynq_design_bd.tcl >}
3. Vivado Tcl コンソールに次のコマンドを入力します。
   source zynq_design_bd_2014_4.tcl" or "source zynq_design_bd_2016_1.tcl"
4. ブロック デザインを作成したら、その出力ファイルを生成します。
5. 生成されたら、ラッパーを生成します。
6. ビットストリームを生成します。 
7. ビットストリームを生成したら、インプリメントしたデザインを開きます。
8. [File] メニューで、[Export Hardware for SDK] をクリックして、すべてのオプションをチェックします。
9. SDK が起動したら、BSP と空のアプリケーションを作成します。
10. 空のアプリケーション プロジェクトに C コードをインポートします。
11. ターミナルを UART 出力を監視するように設定します。
12. アプリケーションを実行します。

注記: 割り込み ID 番号には注意が必要です。

このデザインの ID 61 は xparameters.h で定義されています。

ID のマッピングは、 Vivado 2013.x と Vivado 2014.x 以降で異なります。詳細は (Xilinx Answer 62107) を参照してください。

結果:

添付ファイル

関連添付ファイル

アンサー レコード リファレンス

マスター アンサー レコード