AR# 50586

LogiCORE IP Video Deinterlacer v2.00a および v3.00.a のデザイン アドバイザリ - Video Deinterlacer レジスタから読み出すと常にゼロが出力される

説明

Video Deinterlacer レジスタから読み出すと常にゼロが出力されるのはなぜですか。

ソリューション

これは、Video Deinterlacer v2.00.a および v3.00.a での既知の問題です。

Video Deinterlacer v2.00.a および v3.00.a では、Include Motion Algorithm (C_MOTION = 0) を選択していない場合でも、m_axi_clk が必要です。
また、コアが完全にリセットされることを確実にするために m_axi_aresetn が必要で、これを AXI4-Lite 制御インターフェイスの s_axi_aresetn と同じ信号に接続する必要があります。

この問題は、Video Deinterlacer の今後のリリースで修正される予定です。

この問題を回避するには、当面の間は次の手順に従います。

CORE Generator

  • m_axi_aclk を s_axi_aclk と同じクロックに接続します。
  • m_axi_aresetn を s_axi_aresetn と同じ信号に接続します。

EDK

  • このアンサーの最後にあるパッチをダウンロードし (該当するバージョンのものを選択)、ZIP を $XILIND_EDK ディレクトリで解凍して、XPS を再起動します。
    • EDK 14.1 および 14.2 の Video Deinterlacer v2.00.a では、このアンサーの最後にあるパッチをダウンロードしてインストールすることをお勧めします。
    • 14.3 以降の Video Deinterlacer v2.00.a にはパッチが含まれており、下の EDK に必要な接続を説明するセクションにスキップできます。
    • 14.3 以降の Video Deinterlacer v3.00.a にはパッチが含まれており、下の EDK に必要な接続を説明するセクションにスキップできます。
  • XPS の [Ports] タブで、m_axi_aclk を s_axi_aclk と同じクロックに接続します。
  • m_axi_aresetn を s_axi_aresetn と同じ信号に接続します。

EDK の注記

  • 適切に接続するには、[Ports] タブで [Net] 列を表示しておく必要があることもあります。
    • これには、[Ports] タブの列見出しを右クリックして [Net] をクリックします。
    • この後 m_axi_aresetn 信号を右クリックし、[New Connection] をクリックします。これにより、MHS ファイルで接続されます。
      PORT m_axi_aresetn = v_deinterlacer_0_m_axi_aresetn

LogiCORE IP Video Deinterlacer のリリース ノートおよび既知の問題のリストは、(ザイリンクス アンサー 41969) を参照してください。

添付ファイル

関連添付ファイル

アンサー レコード リファレンス

マスター アンサー レコード

AR# 50586
日付 05/19/2013
ステータス アーカイブ
種類 デザイン アドバイザリ
IP