UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50642

MIG Virtex-6 および Spartan-6 v3.92 - ISE Design Suite 14.3 でのリリース ノートおよび既知の問題

説明

このアンサーは、ISE Design Suite 14.3 でリリースされた Memory Interface (MIG) v3.92 のリリース ノートで、次の情報が記載されています。

  • 一般情報
  • ツール要件
  • 新機能
  • 修正点
  • 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP リリース ノート ガイド』 を参照してください。

ソリューション

一般情報

MIG Virtex-6 および Spartan-6 v3.92 製品は、ISE Design Suite 14.3 から使用できます。 

Spartan-6 FPGA Memory Controller Block (MCB) に対してサポートされているメモリ インターフェイスおよび周波数のリストは、次のユーザー ガイドを参照してください。

Virtex-6 FPGA でサポートされているメモリ インターフェイスおよび周波数のリストは、次の資料を参照してください。
 
MIG の一般的な設計およびトラブルシューティングについては、(ザイリンクス アンサー 34243) 「ザイリンクス MIG ソリューション センター」を参照してください。

ソフトウェア要件


新機能

  • ISE Design Suite 14.3 をサポート

修正された問題
(ザイリンクス アンサー 50615) MIG Spartan-6 v3.91 LPDDR - リセット時の終端が間違っている
(ザイリンクス アンサー 38731) MIG v3.5-v3.91、Virtex-6 DDR3 - シミュレーション - キャリブレーションを ''SKIP'' に設定するとサンプル デザインでエラーが発生する
(ザイリンクス アンサー 39423) MIG v3.6 ~ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる
(ザイリンクス アンサー 50676) MIG v3.91 Virtex-6 DDR3/DDR2 - XST で [Add I/O Buffers] を使用するとデザインでエラーが発生する
(ザイリンクス アンサー 57343) MIG Spartan-6 DDR3 - UG416 に記載されている AXI MCB インターフェイスのリセットの極性に誤りがある
(ザイリンクス アンサー 57344) MIG Spartan-6 MCB - UG388 に EDK クロック ui_clk の情報がない
(ザイリンクス アンサー 57359) MIG Virtex-6 DDR3 - シングル ランク x8 RDIMM をターゲットとする MIG DDR3 コアを生成すると CS および ODT 信号が誤って 2 つずつ含まれる

既知の問題
(ザイリンクス アンサー 63262) MIG Virtex-6 v3.92 DDR3 - SODIMM MT4JSF12864HZ-1G4 で使用されるタイミング パラメーター値が正しくない
(ザイリンクス アンサー 54378) MIG Virtex-6 v3.92 QDRII+ - カスタム ピン配置の検証中に間違った DRC エラーが発生する
(ザイリンクス アンサー 53701)MIG Virtex-6 DDR2 - 5 未満の CK クロックを使用すると 64 ビット以上のコンポーネントで CS が不正に早められる
(ザイリンクス アンサー 45740) MIG Spartan-6 MCB DDR2 - サンプル デザインでポートを 6 つまたは 4 つ使用するとデータ エラーが発生する
(ザイリンクス アンサー 52177) MIG Virtex-6 v3.92 DDR3 - VHDL サンプル デザインでタイミングが満たされないことがある
(ザイリンクス アンサー 55538) MIG Virtex-6 - UG406 で QDRII+ dbg_rd_stage1_cal の接続が不正
(ザイリンクス アンサー 33613)
MIG Virtex-6 DDR2 - app_wdf_mask (ユーザー インターフェイス データ マスク) が間違って 0 に割り当てられてデータをマスクできなくなる
                                                                                        


改訂履歴
2013/09/04 - 57359 を追加
2013/04/17 - アンサー 55538 を追加
2013/02/21 - アンサー 54378 を追加
2013/01/08 - アンサー 53701 を追加
2014/10/02 - アンサー 33613 を追加
2015/01/08 - アンサー 63262 を追加

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

AR# 50642
日付 01/16/2015
ステータス アクティブ
種類 リリース ノート
デバイス
  • Virtex-6
  • Spartan-6
IP
  • MIG Virtex-6 and Spartan-6
このページをブックマークに追加