UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50643

MIG v3.9-3.92 Spartan-6 MCB - CES シリコンを使用した SP601 ボードでのデザイン エラー

説明

問題のあったバージョン : MIG v3.9

MIG v3.9 から v3.92 までのデザインを SP601 ボードで使用すると、ハードウェアでデザイン エラーが発生します。この問題は CES シリコンが搭載された SP601 ボードをターゲットにしている場合にのみ発生します。

ソリューション

この問題は、一旦停止操作でセルフ リフレッシュをサポートするため、MIG の RTL が変更されたために発生します (詳細は (ザイリンクス アンサー 42802) を参照)。セルフ リフレッシュは SP601 デザインでは使用されないので、infrastructure.v/vhd での変更を次のように戻してください。

次の内容を検索します。
BUFGCE U_BUFG_CLK1
(
.O (mcb_drp_clk),
.I (mcb_drp_clk_bufg_in),
.CE (locked)
);
これを次のように変更します。
BUFG U_BUFG_CLK1
(
.O (mcb_drp_clk),
.I (mcb_drp_clk_bufg_in)
);
AR# 50643
日付 07/02/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Spartan-6
IP
  • MIG Virtex-6 and Spartan-6
このページをブックマークに追加