AR# 50702

MIG 7 シリーズ - ISim および Vivado シミュレータを使用すると VHDL デザインのシミュレーションでエラーが発生する

説明

問題のあったバージョン : v1.6
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45195) を参照してください。

MIG 7 シリーズ VHDL デザインには VHDL と Verilog モジュールがどちらも含まれるため、モジュール間でパラメーターを渡すときに ISim および Vivado シミュレータで問題が発生する原因となります。

ソリューション


コンパイル中にエラー メッセージが表示され、ISim/Vivado シミュレータが閉じます。これは Vivado シミュレータでのみ修正されています。

改訂履歴
2012/07/25 - 初版
AR# 50702
日付 02/08/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP