UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50736

MIG 7 シリーズ RLDRAM II - バースト長が 8 (BL=8) に設定されていると、トラフィック ジェネレーターでデータ不一致エラーが発生する

説明

問題のあったバージョン : v1.5
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45195) を参照してください。

BL=8 に設定されていると MIG 7 シリーズ RLDRAM II デザインをシミュレーションときに、データ不一致エラーが発生することがあります。コマンドか書き込まれる前にユーザー インターフェイス (UI) FIFO がいっぱいになっているのに、トラフィック ジェネレーター (TG) が続行し、次のコマンドを出力する場合に、この問題が見られます。前のコマンドは正しく書き込まれれいないため、あとで比較ロジックにより読み出しデータ不一致エラーが検出されます。

ソリューション

これは、MIG トラフィック ジェネレーターにのみ影響し、ほかのユーザー デザインには影響しません。この問題が発生する場合は、最新版の MIG にアップグレードする必要があります。ほかの回避策はありません。

改訂履歴
2012/07/25 - 初版
AR# 50736
日付 10/16/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
このページをブックマークに追加