説明

ソリューション

1. Vivado の IP カタログから、[FPGA Features and Design] → [ Soft Error Mitigation] → [Soft Error Mitigation] を選択します。[refer to image: 1_IP_Catalog]IP をダブルクリックしてカスタム GUI を開きます。

1_IP_Catalog.PNG

2. この例では、エラー分類を有効にするため IP は既にカスタマイズされています。ほかのすべてのオプションはデフォルトのままにします。[OK] をクリックします。[refer to image: 2_classification_gui]

2_classification_gui.PNG

3. [Sources] ウィンドウの [Hierarchy] タブで XCI ファイルを右クリックします。[Generate] をクリックします。[refer to image: 3_generate_targets]

3_generate_targets.png

4. 生成するターゲットをすべて選択します。選択されたターゲット タイプがディレクトリに生成されます。SEM IP の場合、選択できるターゲットは、[Synthesis]、[Examples]、[Instantiation Template] です。[OK] をクリックして作業を続けます。[refer to image: 4_targets]

4_targets.PNG

5. [Sources] ウィンドウで [IP Sources] タブをクリックして、ソース リストを展開します。生成されたターゲットが表示されます。[refer to image: 5_IP_sources] [Examples] の下にある生成されたファイルのいずれがをクリックします。[Generated Data Properties] ウィンドウでこのファイルのロケーションを確認します。SEM サンプル デザイン ファイルを Vivado ツール プロジェクトに追加するため、このファイル パスを次のステップで使用します。

5_IP_sources.PNG

6. [Sources] ウィンドウで [Hierarchy] タブに戻ります。Flow Navigator で [Add Sources] をクリックして、Add Source ウィザードを起動します。[Add] または [Create Design Sources] を選択したままにし、[Next] をクリックします。[Add Files] をクリックして、サンプル デザイン ファイルが保存されているディレクトリを参照します。すべてのサンプル デザインを選択して、[OK] をクリックします。[refer to image 6_add_sources].[Finish] をクリックし、Add Sources ウィザードを終了します。[Sources] ウィンドウの [Hierarchy] タブに表示されている Vivado ツール プロジェクトのファイル階層は、追加されたサンプル デザイン ファイルを反映させるためアップデートされます。

6_add_sources.PNG

7. [Sources] ウィンドウで、[IP Sources] タブを選択し、サンプルの XDC ファイル、<component name>_sem_example.xdc を選択します。このファイルをダブルクリックして開きます。プロジェクト内のユーザー XDC ファイルに制約をコピーします。I/O 配置制約のテンプレートをコメント解除して、各信号のピン ロケーションを指定します。