AR# 50809

LogiCORE IP Ten Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) v2.4、Vivado - XDC 制約のアップデートが必要な場合がある

説明

Vivado 2012.2 で 7 シリーズ FPGA 用の Ten Gigabit Ethernet PCS/PMA v2.4 を使用すると、タイミング エラーが発生することがあります。

ソリューション

発生する可能性のあるエラーを解決し、タイミングおよび合成結果を向上するには (エラーが発生していない場合も含む)、XDC ファイルに次の変更を加えてください。

変更前 :

create_clock -name RXOUTCLK_OUT -period 3.103 [get_pins * -hierarchical -filter {NAME =~ *RXOUTCLK_OUT}]
create_clock -name TXOUTCLK_OUT -period 3.103 [get_pins * -hierarchical -filter {NAME =~ *TXOUTCLK_OUT}]

変更後 (GTX トランシーバーを使用している場合) :

create_clock -name TXOUTCLK_OUT -period 3.103 [get_pins -of_objects [get_cells * -hierarchical -filter {REF_NAME=~ GTXE2_CHANNEL}] -filter {NAME =~ *TXOUTCLK}]
create_clock -name RXOUTCLK_OUT -period 3.103 [get_pins -of_objects [get_cells * -hierarchical -filter {REF_NAME=~ GTXE2_CHANNEL}] -filter {NAME =~ *RXOUTCLK}]

変更後 (GTH トランシーバーを使用している場合) :

create_clock -name TXOUTCLK_OUT -period 3.103 [get_pins -of_objects [get_cells * -hierarchical -filter {REF_NAME=~ GTHE2_CHANNEL}] -filter {NAME =~ *TXOUTCLK}]
create_clock -name RXOUTCLK_OUT -period 3.103 [get_pins -of_objects [get_cells * -hierarchical -filter {REF_NAME=~ GTHE2_CHANNEL}] -filter {NAME =~ *RXOUTCLK}]

AR# 50809
日付 09/15/2014
ステータス アクティブ
種類 一般
IP