UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50848

LogiCORE IP XAUI v10.4 および RXAUI v2.3、7 シリーズ - ループバックをディスエーブル後にリセットが必要なことがある

説明

XAUI コア v10.4 以前と RXAUI v2.3 以前のバージョンを 7 シリーズ FPGA で使用する場合、ループバックのディスエーブル後にリセットが必要なことがあります。

遠端を停止し (または有効なデータが RX シリアル データ入力にない場合)、コアをループバックにしてから、ループバックから出した場合、コアを正しく初期化するためにリセットが必要です。

ソリューション

この問題を回避するには、コアにメイン リセット入力を発行するか、リセット レジスタ ビットを 0.15 に設定します。

AR# 50848
日付 09/15/2014
ステータス アクティブ
種類 一般
IP
  • XAUI
このページをブックマークに追加