UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50860

LogiCORE IP Tri-Mode Ethernet MAC v5.4、ISE、7 シリーズ - サンプル デザインで入力タイミング違反が発生することがある

説明

Tri-Mode Ethernet MAC v5.4 サンプル デザインを使用すると、タイミング制約の GMII または RGMII オフセットに対してセットアップまたはホールド タイミング違反が発生することがあります。

Artix-7、Zynq-7000、または Virtex-7 低電力デバイスをターゲットにすると、一部のコンフィギュレーションで小さなタイミング違反が発生します。

ソリューション

製品ガイドの GMII および RGMII 入力セットアップ/ホールド タイミング セクションには、選択した物理インターフェイス別にセットアップおよびホールド範囲を満たすためのガイダンスが記述されています。 

I/O に適切な LOC 制約を付け、製品ガイドのガイドラインに従って、IDELAY タップの設定または PLL クロック位相シフトを調整してください。

v5.5 以降のコアでは、受信セットアップおよびホールドのウィンドウを改善するため、PLL ではなく IDELAY を使用するよう Artix-7 および Zynq-7000 の受信クロッキングが変更されています。

AR# 50860
日付 09/15/2014
ステータス アクティブ
種類 一般
IP
  • Tri-Mode Ethernet MAC
このページをブックマークに追加