説明

14.2 ツールでサンプル テストベンチを使用すると、シミュレーションでエラーが発生します。

Floating Point Operator v5.0 のビヘイビアー モデル ラッパーを、組み合わせコア コンフィギュレーション用にコンパイルできません。

ModelSim で次のようなエラー メッセージが表示されます。

Error: proj/floating_point_v5_0_inst.vhd(113): (vcom-1130) Port "CLK" of entity "floating_point_v5_0" is not in the component being instantiated.

ソリューション

これは、ゼロ レイテンシのコア コンフィギュレーションでの既知の問題です。 

この問題を回避するには、このコアの構造 VHDL シミュレーション モデルを使用します。 

このオプションの選択方法については、CORE Generator の資料を参照してください。

または、ビヘイビアー モデル ラッパーを変更して Low に接続されているダミー COK ポートを追加しても、この問題を回避できます。 

ラッパー ファイルのコンポーネント宣言に次の行を追加します。

clk : in std_logic := '0';

LogiCORE Floating Point Operator のリリース ノートおよび既知の問題は、(ザイリンクス アンサー 29598) を参照してください。