SelectIO ソリューション センターには、SelectIO に関する質問が集められています。
SelectIO を使用してデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス SelectIO ソリューション センターから情報を入手してください。
デザイン アシスタントでは、ザイリンクス SelectIO の設計に推奨されるデザイン フローを説明し、よく発生する問題をデバッグしていきます。
デザイン アシスタントには、有益な設計およびトラブルシューティングに関する情報だけでなく、ザイリンクス SelectIO を使用して効率的な設計を行うために参照する必要のある資料へのリンクも示します。
注記: このアンサーは、ザイリンクス SelectIO ソリューション センター (Xilinx Answer 50924) の一部です。
ザイリンクス SelectIO ソリューション センターには、SelectIO に関する質問が集められています。
デザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス SelectIO ソリューション センターから情報を入手してください。
SelectIO デザイン アシスタントはセクションに分かれています (重複はありますが)。疑問に最も関連したセクションを選択してください。
設計を進めていくのに必要な情報が SelectIO デザイン アシスタントで入手できるようになります。
I/O の仕様およびパフォーマンス
(Xilinx Answer 47284) では、パフォーマンスに影響を与える要因が説明されています。
終端および SelectIO:
(Xilinx Answer 47225) では、伝送ラインの終端が説明されています。
ボード レベルのデバッグ
(Xilinx Answer 50537) では、シグナル インテグリティの問題のデバッグが説明されています。
ザイリンクス ツールでの I/O 設定
(Xilinx Answer 47368) では、IOSTANDARD が説明されています。
シグナル インテグリティのシミュレーション
(Xilinx Answer 50644) では、IBIS モデルおよびシミュレーションが説明されています。
I/O 電気的な信頼性
(Xilinx Answer 51834) では、次のトピックが説明されています。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 47225 | SelectIO デザイン アシスタント - 伝送ラインの終端方法 | N/A | N/A |
| 47284 | SelectIO デザインアシスタント: パフォーマンス | N/A | N/A |
| 50537 | SelectIO デザイン アシスタント - デジタル値が正しくないチップ間のインターフェイスのデバッグ (シグナル インテグリティ問題をデバッグするためのベスト プラクティス) | N/A | N/A |
| 50644 | SelectIO デザイン アシスタント: IBIS モデルおよびシミュレーション | N/A | N/A |
| 47278 | SelectIO デザイン アシスタント: ザイリンクス IOSTANDARD の属性および設定 | N/A | N/A |
| 47900 | SelectIO デザイン アシスタント: ザイリンクス デバイスとのインターフェイス | N/A | N/A |
| 51834 | SelectIO デザイン アシスタント - 信頼性および I/O を過度に駆動するケース | N/A | N/A |
SelectIO を使用する場合は、次の資料を参照してください。
注記: このアンサーは、ザイリンクス SelectIO ソリューション センター (Xilinx Answer 50924) の一部です。
ザイリンクス SelectIO ソリューション センターには、SelectIO に関する質問が集められています。
デザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス SelectIO ソリューション センターから情報を入手してください。
SelectIO の主な資料は、DC およびスイッチ特性のデータシート、SelectIO のユーザー ガイドの 2 つです (古いデバイスの場合は、各デバイス ファミリのユーザーガイドに SelectIO の章があります)。
DC およびスイッチ特性のデータシートには、入力および出力電圧のしきい値が含まれています。
SelectIO のユーザー ガイドは、SelectIO 情報の貴重な情報源で、次の内容が記載されてます。
Zynq UltraScale+ MPSoC SelectIO 資料:
| (UG571) | UltraScale アーキテクチャ SelectIO ユーザー ガイド |
| (UG1085) | Zynq UltraScale+ MPSoC TRM (すべての MIO ペリフェラル信号の説明があります) |
| (DS925) | Zynq UltraScale+ MPSoC DC および AC スイッチ特性データシート |
UltraScale+ SelectIO 資料:
| (UG571) | UltraScale アーキテクチャ SelectIO ユーザー ガイド |
| (DS922) | Kintex UltraScale+ DC および AC スイッチ特性データシート |
| (DS923) | Virtex UltraScale+ DC および AC スイッチ特性データシート |
UltraScale SelectIO 資料:
| (UG571) | UltraScale アーキテクチャ SelectIO ユーザー ガイド |
| (DS892) | Kintex UltraScale DC および AC スイッチ特性データシート |
| (DS893) | Virtex UltraScale DC および AC スイッチ特性データシート |
Zynq-7000 SoC SelectIO 資料:
| (UG471) | 7 シリーズ SelectIO ユーザー ガイド |
| (UG585) | Zynq TRM (すべての MIO ペリフェラル信号の説明があります) |
| (DS187) | ZC7007S/7012S/7014S/7010/7015/7020 DC および AC スイッチ特性データシート |
| (DS191) | ZC7030/7030/7045/7100 DC および AC スイッチ特性データシート |
7 シリーズ SelectIO 資料:
| (UG471) | 7 シリーズ SelectIO ユーザー ガイド |
| (DS181) | Artix-7 DC および AC スイッチ特性データシート |
| (DS182) | Kintex-7 DC および AC スイッチ特性データシート |
| (DS183) | Virtex-7 DC および AC スイッチ特性データシート |
Virtex-6 SelectIO 資料:
| (UG361) | Virtex-6 SelectIO ユーザー ガイド |
| (DS186) | Virtex-6 DC および AC スイッチ特性データシート |
Spartan-6 SelectIO 資料:
| (UG381) | Spartan-6 SelectIO ユーザー ガイド |
| (DS162) | Spartan-6 DC および AC スイッチ特性データシート |
Virtex-5 SelectIO 資料:
| (UG190) | Virtex-5 ファミリ ユーザー ガイド |
| (DS202) | Spartan-6 DC および AC スイッチ特性データシート |
Spartan-3 SelectIO 資料:
| (UG331) | Spartan-3 ファミリ ユーザー ガイド |
| (DS099) | Spartan-3 DC および AC スイッチ特性データシート |
| (DS529) | Spartan-3A DC および AC スイッチ特性データシート |
| (DS706) | Spartan-3A Extended DC および AC スイッチ特性データシート |
| (DS557) | Spartan-3AN DC および AC スイッチ特性データシート |
| (DS312) | Spartan-3E DC および AC スイッチ特性データシート |
このアンサーには、SelectIO に関連するザイリンクス デザイン アドバイザリーが含まれています。
注記: このアンサーは、ザイリンクス シミュレーション SelectIO センター (Xilinx Answer 50924) の一部です。ザイリンクス SelectIO ソリューション センターには、SelectIO に関する質問が集められています。
デザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス SelectIO ソリューション センターから情報を入手してください。
デザイン アドバイザリ
Zynq UltraScale+ MPSoC
| (Xilinx Answer 66944) | Zynq UltraScale+ MPSoC のデザイン アドバイザリ - xilinx.com から入手可能な Zynq UltraScale+ MPSoC のパッケージ ピン配置の更新 (2016 年 4 月 5 日付け) |
UltraScale
| (Xilinx Answer 65998) | デザイン アドバイザリ - システム モニターおよび PCI Express: I2C_SDA、I2C_SCL、PERSTN0、または PERSTN1 I/O ピンのピン電圧レベルが予測される値より低い |
| (Xilinx Answer 62483) | MIG UltraScale (すべてのメモリ タイプ) のデザイン アドバイザリ - VRP ピンおよび DCI カスケードの要件 |
Artix-7
| (Xilinx Answer 58162) | Artix-7 FPGA ワイヤ ボンド パッケージ デバイスのデザイン アドバイザリ - GTP トランシーバーが使用される際の SelectIO 禁止ピンのリスト |
Spartan-6
| (Xilinx Answer 35237) | Spartan-6 FPGA GTP トランシーバーのデザイン アドバイザリ - SelectIO から GTP へのクロストーク/SSO ガイドライン |
| (Xilinx Answer 40818) | - Spartan-6 SelectIO デザイン アドバイザリ - Spartan-6 FPGA の入力に対して BitGen で INTERM_XX がオンにならない |
デザイン アドバイザリおよび今後新たに発生する問題にはアラート登録
ザイリンクスのデザイン アドバイザリや今後新たに発生する問題に関する最新情報を受信できるよう、Xilinx.com アカウントからアラート通知を登録してください。
登録方法の詳細は、次のアンサーを参照してください。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 40818 | Spartan-6 SelectIO のデザイン アドバイザリ - Spartan-6 FPGA の入力に対して BitGen で INTERM_XX がオンにならない | N/A | N/A |
次のアンサーには、SelectIO の既知の問題およびよく寄せられる質問へのリンクが含まれています。
注記: このアンサーは、ザイリンクス SelectIO ソリューション センター (Xilinx Answer 50924) の一部です。ザイリンクス SelectIO ソリューション センターには、SelectIO に関する質問が集められています。
デザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス SelectIO ソリューション センターから情報を入手してください。
主な問題
| (Xilinx Answer 21632) | IBIS シミュレーションにパッケージ ファイルを含む方法 |
| (Xilinx Answer 16830) | LVDS25、LVDS33 および LVPECL とのインターフェイス |
| (Xilinx Answer 11906) | 電源が供給されていないバンクに Vcco および Vref は必要か |
| (Xilinx Answer 19146) | Spartan-3/3E の I/O は 5V 耐性であるか |
| (Xilinx Answer 40416) | 6 シリーズ - ホット スワップのサポート |
| (Xilinx Answer 9048) | どのピンにクランプ ダイオードが備わっているか |
7 シリーズ固有の問題
| (Xilinx Answer 37347) | 電源が供給されていないデバイスの I/O の駆動 |
| (Xilinx Answer 40191) | 1.8V LVDS および 2.5V LVDS 信号間の LVDS の互換性 |
| (Xilinx Answer 41408) | ハイ パフォーマンス バンクでの LVDS の配置方法 |
| (Xilinx Answer 41615) | 7 シリーズ - すべての I/O で必要な IOSTANDARD および LOC 制約 |
Spartan-6 固有の問題
| (Xilinx Answer 35697) | Spartan-6 IBIS モデルの UNTUNED IOSTANDARD が存在しない |
| (Xilinx Answer 36100) | Spartan-6 IBIS モデルの左辺/右辺 LVDS が存在しない |
| (Xilinx Answer 35713) | LVPECL での DIFF_TERM のサポート |
| (Xilinx Answer 35696) | SSO の制限 - ノイズ マージンの関係 |