デザイン アシスタントでは、ザイリンクス SelectIO の設計に推奨されるデザイン フローを説明し、よく発生する問題をデバッグしていきます。
デザイン アシスタントには、有益な設計およびトラブルシューティングに関する情報だけでなく、ザイリンクス SelectIO を使用して効率的な設計を行うために参照する必要のある資料へのリンクも示します。
注記: このアンサーは、ザイリンクス SelectIO ソリューション センター (Xilinx Answer 50924) の一部です。
ザイリンクス SelectIO ソリューション センターには、SelectIO に関する質問が集められています。
デザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス SelectIO ソリューション センターから情報を入手してください。
SelectIO デザイン アシスタントはセクションに分かれています (重複はありますが)。疑問に最も関連したセクションを選択してください。
設計を進めていくのに必要な情報が SelectIO デザイン アシスタントで入手できるようになります。
I/O の仕様およびパフォーマンス
(Xilinx Answer 47284) では、パフォーマンスに影響を与える要因が説明されています。
終端および SelectIO:
(Xilinx Answer 47225) では、伝送ラインの終端が説明されています。
ボード レベルのデバッグ
(Xilinx Answer 50537) では、シグナル インテグリティの問題のデバッグが説明されています。
ザイリンクス ツールでの I/O 設定
(Xilinx Answer 47368) では、IOSTANDARD が説明されています。
シグナル インテグリティのシミュレーション
(Xilinx Answer 50644) では、IBIS モデルおよびシミュレーションが説明されています。
I/O 電気的な信頼性
(Xilinx Answer 51834) では、次のトピックが説明されています。
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
50924 | ザイリンクス SelectIO ソリューション センター | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
47225 | SelectIO デザイン アシスタント - 伝送ラインの終端方法 | N/A | N/A |
47284 | SelectIO デザインアシスタント: パフォーマンス | N/A | N/A |
50537 | SelectIO デザイン アシスタント - デジタル値が正しくないチップ間のインターフェイスのデバッグ (シグナル インテグリティ問題をデバッグするためのベスト プラクティス) | N/A | N/A |
50644 | SelectIO デザイン アシスタント: IBIS モデルおよびシミュレーション | N/A | N/A |
47278 | SelectIO デザイン アシスタント: ザイリンクス IOSTANDARD の属性および設定 | N/A | N/A |
47900 | SelectIO デザイン アシスタント: ザイリンクス デバイスとのインターフェイス | N/A | N/A |
51834 | SelectIO デザイン アシスタント - 信頼性および I/O を過度に駆動するケース | N/A | N/A |
AR# 50926 | |
---|---|
日付 | 06/02/2017 |
ステータス | アクティブ |
種類 | ソリューション センター |
デバイス |