AR# 50929

AutoESL - データ転送用 AXI-DMA コアのある Zynq SoC サンプル デザイン

説明

このアンサーでは、データ転送用 AXI-DMA コアのある Zynq SoC サンプル デザインについて説明します。

ソリューション

このアンサーの最後にリンクされている資料とデザイン ファイル (AutESL_Zynq_Training_Labs.pdf および autoesl_zynq_training_labs.zip) を使用すると、次について学ぶことができます。

  • 基本的な Zynq SoC システムを作成します。
  • Zynq SoC システムへ AutoESL 生成ブロックをインスタンシエートします。
  • AutoESL で生成された IP と ARM との間の通信をデバッグします。
  • AutoESL IP を AXI4-streaming を使用して接続します。
  • AutoESL IP から外部メモリへのデータ転送用に AXI-DMA コアを使用します。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
Microsoft Word - ZYNQ and AutoESL Training Labs 4 MB PDF
autoesl_zynq_training_labs.zip 45 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47431 ザイリンクス Vivado HLS ソリューション センター - デザイン アシスタント N/A N/A
AR# 50929
日付 05/17/2018
ステータス アクティブ
種類 ソリューション センター
ツール