AR# 50941

SPI-4.2 v12 コア (2012.2 リリース) - Virtex-7 および Kintex-7 デバイスをターゲットにするときの HR I/O の使用

説明

SPI-4.2 コア v12.2 で提供されているサンプル デザインでは、Sink および Source コア データ インターフェイスに HP (High Performance) I/O が使用されています。スピード グレードの低い Virtex-7 および Kintex-7 デバイスでは、HR (High Range) I/O を使用できます。HR I/O でサポートされているスピード グレードは、Virtex-7 および Kintex-7 FPGA の『データシート : DC 特性およびスイッチ特性』 (DS182 および DS183) を参照してください。

ソリューション

Virtex-7 および Kintex-7 SPI-4.2 コアで HR I/O を使用するには :

1. サンプル デザインの I/O バッファー インスタンシエーションで、該当する IOSTANDARD ジェネリックを LVDS から LVDS_25 に変更します。
サンプル デザインの場合、これらは<core_name>_l4_src_clk.v[hd]、<core_name>_pl4_snk_clk.v[hd]、および <core_name>_top.v[hd] にあります。

2. XDC ファイルに次の内容を追加します。
Source コアの場合 :
set_property IOSTANDARD LVDS_25 [get_cells <core_instant_name>/U0/pl4_src_top/*pl4_src_top/io0/src_ddr*/*ddr*_buf]
set_property IOSTANDARD LVDS_25 [get_cells <core_instant_name>/U0/pl4_src_top/*pl4_src_top/io0/src_ctl*/*ddr*_buf]
set_property IOSTANDARD LVDS_25 [get_cells <core_instant_name>/U0/pl4_src_top/*pl4_src_top/io0/TDClk_buf_v7.src_buf]
Dynamic Sink コアの場合 :
set_property IOSTANDARD LVDS_25 [get_cells <core_instant_name>/U0/pl4_snk_top/*pl4_snk_top/io0/*dpa/dpa_top0/*DATAPAIR*/*BUFIN*.INBUF*]
set_property IOSTANDARD LVDS_25 [get_cells <core_instant_name>/U0/pl4_snk_top/*pl4_snk_top/io0/*dpa/dpa_top0/*CTLPAIR*/*BUFIN*.INBUF*]
Static Sink コアの場合 :
set_property IOSTANDARD LVDS_25 [get_cells <core_instant_name>/U0/pl4_snk_top/*pl4_snk_top/io0/StaticAlign.buffer_data/*BUFIN*]

3. HR I/O バンクを使用するために必要なピン LOC 制約およびその他の配置制約をアップデートします。
AR# 50941
日付 11/28/2012
ステータス アクティブ
種類 一般
デバイス
IP