UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50962

Soft Error Mitigation v3.2 - XDC 制約 set_max_delay が不正

説明

Soft Error Mitigation (SEM) IP v3.2 に XDC 制約 set_max_delay が使用されていますが、記述が不正なためパスが制約されません。この問題は、Vivado 2012.2 でリリースされた SEM IP v3.3 で修正されています。

ソリューション


SEM IP v3.2 では XDC 制約 set_max_delay を使用して FRAME_ECC プリミティブの開始点からさまざまなタイミング終点までのタイミングを制約しています。この制約の記述が不正なため、タイミング パスが制約されません。

この制約は、v3.3 のコアで修正されています。IP のサンプル XDC 制約ファイルに生成される新しい set_max_delay 制約を使用してください。

次に、構文例を示します。値は実際のクロック周波数に基づいて変更してください。70MHz のクロックの場合、set_max_delay 制約は次のようになります。
  • set_max_delay 11.285 -from [get_pins example_cfg/example_frame_ecc/*] -quiet
  • set_max_delay 28.57 -from [get_pins example_cfg/example_frame_ecc/*] -to [all_outputs] -quiet

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44541 Soft Error Mitigation Controller - v1.1 から v3.4 までのリリース ノートおよび既知の問題 N/A N/A
AR# 50962
日付 02/07/2013
ステータス アクティブ
種類 既知の問題
ツール
  • Vivado
IP
  • Soft Error Mitigation
このページをブックマークに追加