UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51016

Vivado 2012.2 での 7 Series GTZ Transceiver Wizard の既知の問題および回避策

説明

このアンサーは、Vivado Design Suite 2012.2 で GTZ トランシーバーをターゲットにした 7 Series FPGAs Transceivers Wizard v2.2 の既知の問題について説明します。

  1. beachfront_placeNroute.tc ファイルが Vivado 合成では機能しません。
    新しい beachfront_placeNroute.tcl ファイルが必要です。
     
  2. report_timing_summary を実行するとき最小パルス幅の違反があります。
     

ソリューション

Vivado 2012.2 で 7 Series Transceiver Wizard の出力を使用するには、次のものが必要です。

  1. http://japan.xilinx.com/support/download/index.htm から Vivado 2012.2 のアップデート リリース (2012.2.1) をインストールしてください。
  2. ./implement ディレクトリにある既存の beachfront_placeNroute.tcl を、このアンサーに添付されているものに置き換えます。
  3. ./example_design/gtwizard_v2_2_0_exdes.xdc という XDC 制約を変更します (サンプル デザインに該当する周期が使用されていることを確認)。

 

たとえば、6.206 の周期が使用されている場合は次のように置換します。
 

create_clock -name rxusrclk1 -period 6.206 rxusrclk1
create_clock -name txusrclk0 -period 6.206 txusrclk0


これを次のものに置き換えます。
 

create_clock -name TXOUTCLK0 -period 6.206 [get_pins -hierarchical *gtze2_octal_north/TXOUTCLK0]
create_generated_clock -name TXUSRCLK0 -divide_by 1 -source [get_pins -hierarchical *gtze2_octal_north/TXOUTCLK0] [get_pins -hierarchical -filter {name=~*gtze2_inf_north*clkbuflbtx0*CLKOUT}]
create_clock -name RXOUTCLK0 -period 6.206 [get_pins -hierarchical *gtze2_octal_north/RXOUTCLK0];
create_clock -name DRPCLK_IN -period 20 [get_ports DRPCLK_IN]

 
注記 : TXUSRCLK0 および mmcm_clk_out_rx1 で最小パルス幅違反が引き続き見られますが、

これらは Vivado 2012.3 で修正される予定で、Vivado 2012.2 では無視しても問題はありません。

 

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
beachfront_placeNroute.tcl 101 KB TCL
AR# 51016
日付 01/16/2015
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-7 HT
ツール
  • Vivado Design Suite - 2012.2
IP
  • 7 Series FPGAs Transceivers Wizard
このページをブックマークに追加