UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5103

8.1i タイミング、制約 - CLKDLL を使用して 4 倍処理を実行した際に表示される制約ヘッダがまぎらわしい

説明

キーワード : multiplication, 2X, Virtex, 1.5i, 2.1i, 4.1i, 5.1i, 6.1i, confusing, constraint, DCM, DLL, 乗算, 2 倍, 制約

Virtex デバイスとその派生デバイスで、2 つの CLKDLL を 1 列に並べて、入力クロック信号を 4 倍に乗算できます。 CLKDLL の入力に制約を設定した場合、TRACE/Timing Analyzer で各出力に対して新しい制約が作成されます。

DLL で 2 倍の乗算が 2 度行われた後、元の制約に 2 を掛けたことが制約ヘッダに表示されますが、その後、新しい制約が 4 で掛けたことが正しく表示されます。 作成された制約は正しいのですが、制約ヘッダは不正に表示されたままなので、混乱を招きます。

ソリューション

この問題は、将来のリリースで修正される予定です。
AR# 5103
作成日 08/21/2007
最終更新日 01/18/2010
ステータス アーカイブ
タイプ 一般