UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51066

PlanAhead - IP コアを含んだ ISE プロジェクトをインポートすると、再宣言エラーが発生する

説明

ISE プロジェクトを PlanAhead にインポートしましたが、合成を実行すると、デザインの中の IP コアの 1 つに対しモジュール再宣言エラーが発生します。

例:

[HDLCompiler 687] Illegal redeclaration of module <RAM_core>. ["//EDA/project_1/project_1.srcs/sources_1/ip/RAM_core/RAM_core_synth.v":47]

ソリューション

コアの合成フォルダーに <core_name>_synth.v および <core_name>.v の両方があるために、この問題が発生している可能性があります。

この問題を修正するには、次の手順に従います。

  1. IP コアを右クリックし、[Reset] をクリックします。
  2. もう一度 IP コアを右クリックし、[Generate] をクリックし、それから、[Synthesis] をオンにして生成します。
AR# 51066
日付 06/18/2018
ステータス アクティブ
種類 一般
ツール
  • PlanAhead
このページをブックマークに追加