AR# 51070

MIG 7 Series DDR3L - MIG のデータ レートが DS183/DS182 DC およびスイッチ特性で指定されるデータ レートと異なる

説明


問題の発生したバージョン : 1.5

Virtex-7/Kintex-7 -2 スピード グレード FPGA をターゲットとする DDR3L 用に MIG 7 Series で指定されるデータ レートが、DC およびスイッチ特性データシート (DS183/DS182) で指定されるデータ レートよりも低速になります。データシートで指定されているデータレートを達成することはできますか。その場合、どのようにしたらよいですか。

ソリューション

DC およびスイッチ特性データシートで指定されているデータ レートは正しく、ザイリンクスでサポートされています。MIG で指定される値は間違いであり、ISE 14.3/Vivado 2012.3 Design Suite でリリースされる MIG v1.7 で修正される予定です。

DC およびスイッチ特性データシートで指定されているデータ レートの MIG デザインを生成するには、MIG で同等の 1.5V DDR3 デバイスを選択し、デザインを生成してから、生成された UCF で I/O 規格を 1.35V SSTL に変更します。
AR# 51070
日付 10/11/2012
ステータス アクティブ
種類 既知の問題
デバイス
IP