AR# 51075

14.1 - FIFO の WR_CLK RD_CLK に間違った制約が設定されている

説明


デザインに FIFO エレメントが使用されていて、次のように制約が設定されています。

NET "RD_CLK" TNM_NET = "RD_CLK";
NET "WR_CLK" TNM_NET = "WR_CLK";
TIMESPEC "TS_WR_CLK" = PERIOD "WR_CLK" 245 MHZ;
TIMESPEC "TS_RD_CLK" = PERIOD "RD_CLK" TS_WR_CLK*1.5;

タイミング レポートでは、この制約で指定されているクロックと、ソースおよびデスティネーションのクロックが一致していません。この理由を教えてください。

Timing constraint: TS_RD_CLK = PERIOD TIMEGRP "RD_CLK" TS_WR_CLK * 1.5 HIGH 50%;
For more information, see Period Analysis in the Timing Closure User Guide (UG612).
50 paths analyzed, 46 endpoints analyzed, 19 failing endpoints
19 timing errors detected. (19 setup errors, 0 hold errors, 0 component switching limit errors)
Minimum period is 4.146ns.
--------------------------------------------------------------------------------
Slack (setup path): -0.713ns (requirement - (data path - clock path skew + uncertainty))
Source: flop_1 (FF)
Destination: design/U0/xst_fifo_generator/.../fifo18e1 (RAM)
Requirement: 1.361ns
Data Path Delay: 1.763ns (Levels of Logic = 0)
Clock Path Skew: -0.276ns (0.710 - 0.986)
Source Clock: wr_clk_i rising at 4.081ns
Destination Clock: wr_clk_i rising at 5.442ns
Clock Uncertainty: 0.035ns

ソリューション


このケースでは、FIFO エレメントには TS_WR_CLK と TS_RD_CLK の両方が設定されているのですが、UCF で TS_WR_CLK の後に TS_RD_CLK があるため、TS_RD_CLK が優先されています。

この問題は ISE Design Suite 14.2 で修正されています。
AR# 51075
日付 11/14/2012
ステータス アクティブ
種類 一般
ツール