UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5108

FPGA コンフィギュレーション - コンフィギュレーション中の Spartan/Virtex ファミリのユーザー I/O のステータス

説明

キーワード : pullup, pulldown, XL, E, II, 2E, 3-state, 3, 2p, pro, プルアップ, プルダウン, トライステート

重要度 : 標準

概要 :
コンフィギュレーション中もしくはその前後で、使用されている/使用されていない Spartan/Virtex ファミリの I/O のステータスは何ですか。

ソリューション

1

Virtex/-E/-II/-II Pro、Spartan-II/-IIE/-3

コンフィギュレーション中、I/O はトライステート状態になりますが、特定のデザインでは、コンフィギュレーションの最後のフレーム書き込みで IOU が遷移することがあります。 詳細は、(Xilinx Answer 18277) および (Xilinx Answer 18278) を参照してください。

デフォルトでは、コンフィギュレーション中に Virtex の I/O にプルアップ/プルダウンは含まれません。 ただし、コンフィギュレーション前のプルアップは、オプションのモード ピンの値で選択できます。

詳細は、Virtex のデータ シートおよびユーザー ガイドを参照してください。

データシート :
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp

ユーザー ガイド:
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?category=User+Guides

Virtex シリーズ FPGA をコンフィギュレーションした後で、未使用の I/O はウィーク プルダウン付きトライステートである OBUFT_S_12 でコンフィギュレーションされます。

2

Spartan/-XL

次の説明文は、データシートの「Pin Description」セクションからの抜粋です。
http://www.xilinx.com/xlnx/xweb/xil_publications_display.jsp?category=/Data+Sheets/FPGA+Device+Families&iLanguageID=1

"Before and during configuration, all outputs not used for the configuration process are 3-stated with the I/O pull-up resistor network activated. After configuration, if an IOB is unused, it is configured as an input with the I/O pull-up resistor network remaining activated."

"These pins can be configured to be input and/or output after configuration is completed. Before configuration is completed, these pins have internal high-value pull-up resistor network that defines the logic level as High."

(日本語訳)
コンフィギュレーションの実行前および実行中は、コンフィギュレーション プロセスで使用されないすべての出力がトライステート状態で、I/O プルアップ抵抗ネットワークがアクティブになっています。コンフィギュレーション後、未使用の IOB は入力としてコンフィギュレーションされ、I/O プルアップ抵抗ネットワークはアクティブのままに維持されます。

これらのピンは、コンフィギュレーションが完了した後、入力、出力、または入出力としてコンフィギュレーションできます。コンフィギュレーションが完了する前、これらのピンは内部プルアップ抵抗ネットワークに接続され、ロジック レベルが High になります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52539 Zynq-7000 AP SoC - ボード デザイン N/A N/A
AR# 5108
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般