UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 51095: System Generator の ROM および RAM ブロックのインプリメンテーション オプション [Area]、[Speed]、および [Power] と Block Memory Generator の [Algorithm] オプションの対応

AR# 51095

System Generator の ROM および RAM ブロックのインプリメンテーション オプション [Area]、[Speed]、および [Power] と Block Memory Generator の [Algorithm] オプションの対応

説明

System Generator の ROM、Dual Port RAM、および Single Port RAM ブロックには [Implementation] タブがあり、3 つの最適化オプション [Area]、[Speed]、および [Power] があります。 これらのオプションは CORE Generator の Block Memory Generator のどのオプションに対応していますか。

ソリューション


これらのオプションは、CORE Generator の Block Memory Generator では [Algorithm] オプション ([Minimum Area]、[Low Power]、および [Fixed Primitives]) に対応します。

System Generator で生成される XCO ファイル (.cgxco) では、次のようになっています。
  • [Area] を選択すると、CGXCO ファイルに次の行が挿入されます。
    CSET algorithm = Minimum_Area
  • [Speed] を選択すると、CGXCO ファイルに次の行が挿入されます。
    CSET algorithm = Fixed_Primitives
  • [Power] を選択すると、CGXCO ファイルに次の行が挿入されます。
    CSET algorithm = Low_Power
AR# 51095
日付 11/28/2012
ステータス アクティブ
種類 一般
ツール
  • System Generator for DSP
このページをブックマークに追加