UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51116

14.x ISE SysGen - CORDIC SinCos ブロックが simulink シミュレーションとハードウェア間で異なる

説明

旧バージョンのツールで機能していたデザインを実行すると、ハードウェアでの CORDIC SinCos ブロックの出力が不正となります (シミュレーションでは機能する)。

この理由を教えてください。

ソリューション

これは ISE Sysgen 14.x の既知の問題です。

回避策 :

  • 同様の機能を持つ DDS Compiler ブロックを使用します (場合によっては CORDIC ブロック)。
  • CORDIC SinCos ブロックはリファレンス ブロック セットの一部であるため、このブロックを右クリックして [Look Under Mask] をクリックすることで、ソースを表示させて必要に応じて変更できます。
  • VHDL ではなく Verilog をターゲット言語として使用します。これで問題は解決します。

AR# 51116
作成日 08/02/2012
最終更新日 02/18/2015
ステータス アクティブ
タイプ 一般
ツール
  • System Generator for DSP
IP
  • CORDIC