UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51121

Zynq-7000 AP SoC、USB - 準備完了済みエンドポイントへ dTD を追加しても認識されない

説明

dTD トリップワイヤー セマフォの usb.USBCMD [ATDTW] ビットを追加すると、準備完了済みのエンドポイントへ追加された dTD が無視されてしまいます。

ソリューション

dTD トリップワイヤー セマフォが追加された後、ソフトウェアがトリップワイヤー ビット = 1、ステータス ビット = 1 を読み出したとしても、エンドポイントは準備されない状態のままです。
影響 :
深刻な問題です。
回避策 :
ありません。
対象となるコンフィギュレーション :
USB コントローラーを使用するシステム
対象となるデバイス リビジョン : 詳細は、Zynq-7000 デバイス アドバイザリ マスター アンサーを参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 51121
日付 01/10/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加