UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51139

VC707 UG885 (v1.0) - FPGA から LCD ヘッダーへの接続

説明

『Virtex-7 VC707 評価ボード ユーザー ガイド』 v1.0 (UG885) の 44 ページにある表 1-23 に FPGA から LCD ヘッダーへの接続が示されていますが、FPGA ピン AR42 が 2 回リストされています。

このキットの正しい FPGA から LCD ヘッダーへの接続は何ですか。

ソリューション

LCD_RW_LS はピン AR42 に関連付けられています。

LCD_DB4_LS はピン AT42 に関連付けられています。

UG885 の表 1-23 は次のようになるべきです。

これは、『Virtex-7 FPGA VC707 評価ボード ユーザー ガイド (v1.1)』 (UG885) でアップデートされています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45382 Virtex-7 FPGA VC707 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 51139
作成日 08/03/2012
最終更新日 09/18/2013
ステータス アクティブ
タイプ 一般
Boards & Kits
  • Virtex-7 FPGA VC707 評価キット