UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 5114

FPGA Express 3.3 - パラレル ロジックがコードされると「Abort at 59」というエラー メッセージが表示される

説明

キーワード : FPGA, Express, Foundation, VHDL, Verilog, abort, 59, instantiate, 中止, インスタンシエーション

重要度 : 標準

概要 :
パラレル ロジックをコードすると、「Abort at 59」というエラー メッセージが表示されます。

ソリューション

Synopsys 社の内部エラー、「Abort at 59」による中止は、次のようなコードがあると発生します。

U1: BUFG port map (I => clk, O => clk_out);
clk_out <= clk;

このようなコードの場合、clk_out に対して複数ドライバが設定されているため問題が生じますが、FPGA Express ではエラー メッセージが表示されません。 この問題は 3.4 以前のバージョンのFPGA Express でも発生します。

割り当ての 1 つを削除し、合成し直すと、この問題は発生しません。
AR# 5114
日付 08/11/2003
ステータス アーカイブ
タイプ 一般