AR# 51178

説明

MIG 7 Series では VCS シミュレーションはサポートされておらず、MIG v2.0 Rev1 までは ISE Simulator、Vivado シミュレータ、ModelSim のみがサポートされています。

このアンサーは、VCS を使用したシミュレーション、その手順、シミュレーション スクリプトついて説明します。MIG v2.0 Rev1 を使用している場合は (ザイリンクス アンサー 58057) を参照してください。

MIG VCS シミュレーションはサポートされておらず、またザイリンクスによる完全なテストも実施されていませんが、次のバージョンのソフトウェアおよび IP でこのスクリプトは検証されています。

OS : RHEL 5.6
ISE : 14.2
VCS : F-2011.12
MIG : MIG 7 Series v1.6 DDR3

注記 : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 51313) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関する質問を解決するのに役立つ情報が記載されています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

提供されているスクリプトを使用した VCS F-2011.12 での MIG 7 Series サンプル デザインのシミュレーションの手順 :

1. CORE Generator プロジェクトまたは Vivado プロジェクトを作成します。デザイン言語に Verilog を選択します。

2. MIG 7 Series DDR3 デザインを選択、コンフィギュレーション、および生成します。このアンサーに含まれるスクリプトでは、コアの名前を mig_7series_v1_6_vcs にします。

注記 : コアの名前が変更された場合、添付の rev_vcs.zip に含まれる files_rev.fの行 5 を同じ IP の名前に変更する必要があります。

3. 新しいターミナルを開き、ザイリンクス環境 (settings32.sh または settings64.sh) を呼び出します。

4. ターミナルで MIG シミュレーション ディレクトリを参照します (cd /<your_design_name>/example_design/sim/ など)。

5. 添付の vcs_rev.zip をダウンロードし、この sim ディレクトリにファイルを解凍します。

6. ターミナルで「vcs_run.sh」と入力します。VCS GUI が次のように表示されるはずです。

7. DVE コンソールで、上記のように「source session.inter.vpd.tcl」と入力します。VCS がしばらく実行し、その後波形を含む別のウィンドウが開きます。

追加波形の表示手順 :

1. 目的の信号を含む階層を選択します。

2. 信号名を入力します。ワイルドカード文字 (*) はサポートされています。

3. 信号を右クリックし、既存のグループに追加するか、または新しいグループを作成してそこに追加します。

4. DVE で「restart」と入力してシミュレーションを再起動させ、「run X ns」と入力します。X にはシミュレーション実行時間を入力します。

添付ファイル

関連添付ファイル

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード