AR# 51204

MIG 7 Series DDR2/DDR3 - PHY 専用デザイン ガイド

説明

より使いやすくするため、このアンサーからは PDF ファイル形式の『MIG 7 Series DDR2/DDR3 PHY Only Design Guide』がダウンロードできるようになっています。アンサーはウェブ ベースであり、情報は随時更新されます。この PDF の最新版を入手するには、このアンサーを参照してください。

注記 : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関する質問を解決するのに役立つ情報が記載されています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

このソリューションの最後に添付されている『MIG 7 Series DDR2/DDR3 PHY Only Design Guide』をダウンロードしてください。

MIG 7 Series DDR3/DDR2 LogiCORE IP は、物理レイヤー (PHY)、効率に優れたメモリ コントローラー、ユーザー インターフェイス ブロックを含む完全なメモリ インターフェイス デザインとして提供されています。すべてのブロックは HDL ソース コードで提供されています。通常、7 Series MIG DDR3/DDR3 デザインは、カスタマーのメモリ デザインの要件を十二分に満たします。ただし、アプリケーションによっては、ターゲットとなるアクセス パターン用に設計されたカスタム コントローラーの方が適している場合があります。この場合、ザイリンクスがサポートしているのは、カスタム コントローラーとインターフェイスするために MIG 7 Series IP の PHY 部分のみ使用することです。このアンサーでは、MIG 7 Series PHY デザインへカスタム コントローラーをインターフェイスさせるために必要な情報を提供します。

改訂履歴
2014/02/05 - 添付の更新
2013/02/12 - 添付 PDF の更新
2012/11/12 - 添付 PDF の更新
2012/09/11 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
Xilinx Answer Record 51204 - MIG 7 Series DDR2/DDR3 PHY Only Designs 645 KB PDF

アンサー レコード リファレンス

マスター アンサー レコード

AR# 51204
日付 02/06/2014
ステータス アクティブ
種類 一般
IP