UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51216

MIG Virtex-6 v3.8 DDR3 - テストベンチで駆動されていない A12 アドレス ラインが x と表示される

説明

自分のテストベンチを使用して MIG Virtex-6 DDR3 デザインをシミュレーションすると、アドレス ビット A12 がテストベンチで駆動していないのに X と表示されます。

MIG テストベンチを使用した場合はこの問題は発生しません。 ユーザー テストベンチを使用した場合にだけ発生します。

この原因を教えてください。

ソリューション

ddr3_addr[12] はユーザー テストベンチによってではなく、MIG により駆動されており、バースト チョップ モードで使用されます。 これは、初期化中にモード レジスタによってイネーブルになります。 

A[12] はバースト チョップが READ 中および WRITE 中に使用されるかどうかをオンザフライで決定します。 

A[12] が駆動されていない場合は、テストベンチで次のパラメーターが正しく設定されていることを確認します。

constant C0_BURST_MODE    : string := "8";

C0_BURST_MODE がユーザー テストベンチで正しく設定されていない場合は、シミュレーションで ddr3_addr[12] に対し X が表示されます。

AR# 51216
作成日 11/28/2012
最終更新日 09/12/2014
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-6
ツール
  • ISE Design Suite
IP
  • MIG Virtex-6 and Spartan-6